PCB設(shè)計中如何考慮EMC問題？

作者：艾瑞智科技發(fā)布時間：2023-10-02 09:10點(diǎn)擊：

大家好，如果您還對PCB設(shè)計中如何考慮EMC問題？不太了解，沒有關(guān)系，今天就由本站為大家分享PCB設(shè)計中如何考慮EMC問題？的知識，包括PCB設(shè)計時，對于EMC有哪些需要注意的方面的問題都會給大家分析到，還望可以解決大家的問題，下面我們就開始吧！

如何從PCB層設(shè)計開始控制EMC問題

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。疊層對EMI來說，主要是提供信號最短回流路徑、減小耦合面積和抑制差模干擾。另外地層與電源層緊密耦合，適當(dāng)比電源層外延，對抑制共模干擾有好處。PCBEMC設(shè)計布局布線經(jīng)驗1、整體布局1）高速、中速、低速電路要分開；2）強(qiáng)電流、高電壓、強(qiáng)輻射元器件遠(yuǎn)離弱電流、低電壓、敏感元器件；3）模擬、數(shù)字、電源、保護(hù)電路要分開；4）多層板設(shè)計，有單獨(dú)的電源和地平面；5）對熱敏感的元器件（含液態(tài)介質(zhì)電容、晶振）盡量遠(yuǎn)離大功率元器件、散熱器等熱源。2、整體布線1）關(guān)鍵信號線走線避免跨分割；2）關(guān)鍵信號線走線避免“U”型或“O”型；3）關(guān)鍵信號線走線是否人為繞長；4）關(guān)鍵信號線是否距離邊沿和接口400mil以上；5）相同功能的總線要并行走，中間不要夾叉其它信號；6）晶振下面是否走線；7）開關(guān)電源下面是否走線；8）接收和發(fā)送信號要分開走，不能互相夾叉。

PCB設(shè)計時，對于EMC有哪些需要注意的方面

這個問題是有很多方面的，包括電源，地，信號走線方方面面，今天臥龍會上尉Shonway給大家稍微講一下吧。

層疊需要注意的

1，層疊設(shè)計時，每個信號層必須要有一個參考平面地。也就是說所有信號的投影都要在一個參考平面內(nèi)。如果線布到參考平面之外，就會使信號回路面積增大，導(dǎo)至差模輻射增大。如下圖1，就是布線的投影參考平面，左邊的布線在投影參考平面之內(nèi)，右邊圖布線在投影參考平面外了。

圖1

2，八層板的層疊一般如下圖所示，每一信號層都有一個地層作為投影參考層做為對應(yīng)，電源與地之間也是相鄰，以使電源電流回路最短。

圖2

電源需要注意的問題

1，對于雙面板，電源線與地線必須足夠粗，不只是因為電流大需要畫粗。電源，地線粗還能有效抑制信號之間的干擾。

2，電源層與地層最好提相鄰的，這樣能保證電源電流的回路面積。如下圖3所示

圖3

3，電源層最好比地平面內(nèi)縮20H，這個H就是電源與地之間的介質(zhì)厚度，這樣能有效控制邊緣輻射的產(chǎn)生。如下圖4所示

圖4

信號布線需要注意的問題

1，如果是高速信號，多層板最好把信號布在里層，這樣即能抗外界的干擾，也能避免線路板對外界產(chǎn)生輻射。

2，一些關(guān)鍵信號，最好是布在兩地平面之間，這樣信號質(zhì)量最好，即保證通暢的信號回流路徑，又能保證關(guān)鍵信號不會被干擾。就是說參考平面最好是相鄰兩面都是地。

3，所有接口金屬管腳不要空著，都要良好接地，對于高頻，RF接口，空著的金屬管腳就是一個天線，有輻射隱患！

大家有不明白的，在留言區(qū)評論，我們知道的都會給大家詳細(xì)回答，評論區(qū)寫不下的話，我們會專門再寫一篇。覺得不錯的話，也請大家關(guān)注，點(diǎn)贊，轉(zhuǎn)發(fā)！

原創(chuàng)：臥龍會上尉Shonway

臥龍會，臥虎藏龍，IT高手匯聚!由多名經(jīng)驗豐富的IT工程師組成。歡迎關(guān)注，評論，轉(zhuǎn)發(fā)。

pcb設(shè)計中需要注意哪些問題

布線拓樸對信號完整性的影響當(dāng)信號在高速PCB板上沿傳輸線傳輸時可能會產(chǎn)生信號完整性問題。意法半導(dǎo)體的網(wǎng)友tongyang問：對于一組總線(地址，數(shù)據(jù)，命令)驅(qū)動多達(dá)4、5個設(shè)備(FLASH、SDRAM等)的情況，在PCB布線時，是總線依次到達(dá)各設(shè)備，如先連到SDRAM，再到FLASH……還是總線呈星型分布，即從某處分離，分別連到各設(shè)備。這兩種方式在信號完整性上.對此，李寶龍指出，布線拓?fù)鋵π盘柾暾缘挠绊懀饕从吃诟鱾€節(jié)點(diǎn)上信號到達(dá)時刻不一致，反射信號同樣到達(dá)某節(jié)點(diǎn)的時刻不一致，所以造成信號質(zhì)量惡化。一般來講，星型拓?fù)浣Y(jié)構(gòu)，可以通過控制同樣長的幾個分支，使信號傳輸和反射時延一致，達(dá)到比較好的信號質(zhì)量。在使用拓?fù)渲g，要考慮到信號拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。不同的Buffer，對于信號的反射影響也不一致，所以星型拓?fù)洳⒉荒芎芎媒鉀Q上述數(shù)據(jù)地址總線連接到FLASH和SDRAM的時延，進(jìn)而無法確保信號的質(zhì)量;另一方面，高速的信號一般在DSP和SDRAM之間通信，F(xiàn)LASH加載時的速率并不高，所以在高速仿真時只要確保實(shí)際高速信號有效工作的節(jié)點(diǎn)處的波形，而無需關(guān)注FLASH處波形;星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其大量數(shù)據(jù)地址信號都采用星型拓?fù)鋾r。焊盤對高速信號的影響在PCB中，從設(shè)計的角度來看一個過孔主要由兩部分組成：中間的鉆孔和鉆孔周圍的焊盤。有名為fulonm的工程師請教嘉賓焊盤對高速信號有何影響，對此，李寶龍表示：焊盤對高速信號有影響，其影響類似器件的封裝對器件的影響。詳細(xì)的分析，信號從IC內(nèi)出來以后，經(jīng)過邦定線、管腳、封裝外殼、焊盤、焊錫到達(dá)傳輸線，這個過程中的所有關(guān)節(jié)都會影響信號的質(zhì)量。但實(shí)際分析時，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上可以接收，但對于更高頻率信號更高精度仿真就不夠精確?，F(xiàn)在的一個趨勢是用IBIS的V-I、V-T曲線描述Buffer特性，用SPICE模型描述封裝參數(shù)。如何抑制電磁干擾PCB是產(chǎn)生電磁干擾(EMI)的源頭，所以PCB設(shè)計直接關(guān)系到電子產(chǎn)品的電磁兼容性(EMC)。如果在高速PCB設(shè)計中對EMC/EMI予以重視，將有助縮短產(chǎn)品研發(fā)周期加快產(chǎn)品上市時間。因此，不少工程師在此次論壇中非常關(guān)注抑制電磁干擾的問題。例如，無錫祥生醫(yī)學(xué)影像有限責(zé)任公司的舒劍表示，在EMC測試中發(fā)現(xiàn)時鐘信號的諧波超標(biāo)十分嚴(yán)重，請問是不是要對使用到時鐘信號的IC的電源引腳做特殊處理，目前只是在電源引腳上連接去耦電容。在PCB設(shè)計中還有需要注意哪些方面以抑止電磁輻射呢?對此，李寶龍指出，EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導(dǎo)方式傳播，此外，必要的匹配和屏蔽也是需要的。李寶龍也在回答WHITE網(wǎng)友的問題時指出，濾波是解決EMC通過傳導(dǎo)途徑輻射的一個好辦法，除此之外，還可以從干擾源和受害體方面入手考慮。干擾源方面，試著用示波器檢查一下信號上升沿是否太快，存在反射或Overshoot、undershoot或ringing，如果有，可以考慮匹配;另外盡量避免做50%占空比的信號，因為這種信號沒有偶次諧波，高頻分量更多。受害體方面，可以考慮包地等措施。RF布線是選擇過孔還是打彎布線對此，李寶龍指出，分析RF電路的回流路徑，與高速數(shù)字電路中信號回流不太一樣。二者有共同點(diǎn)，都是分布參數(shù)電路，都是應(yīng)用Maxwell方程計算電路的特性。但射頻電路是模擬電路，有電路中電壓V=V(t)、電流I=I(t)兩個變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號電壓的變化V=V(t)。因此，在RF布線中，除了考慮信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒有影響。此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號周圍各個地和電源上，仿真時需要使用3D場提取工具分析，這時候打彎布線和過孔的回流需要具體分析;高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作為一個集總參數(shù)的R-L-C處理。

如何增加系統(tǒng)的抗電磁干擾能力

增加抗電磁干擾，可以注意以下方面

1、選用頻率低的微控制器：

選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍。

2、減小信號傳輸中的畸變

微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會引起信號畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時，就成了一個傳輸線問題，必須考慮信號反射

在印制線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個。

3、減小信號線間的交叉干擾：

A點(diǎn)一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點(diǎn)，由于A點(diǎn)信號的向前傳輸，到達(dá)B點(diǎn)后的信號反射和AB線的延遲，Td時間以后會感應(yīng)出一個寬度為Tr的頁脈沖信號。在C點(diǎn)，由于AB上信號的傳輸與反射，會感應(yīng)出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交叉干擾。干擾信號的強(qiáng)度與C點(diǎn)信號的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號線不是很長時，AB上看到的實(shí)際是兩個脈沖的迭加。

4、減小來自電源的噪聲

電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾。

5、注意印刷線板與元器件的高頻特性

在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。

6、元件布置要合理分區(qū)

元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小。

7、處理好接地線

印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。

對于雙面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點(diǎn)，地一個接點(diǎn)。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點(diǎn)上來。與印刷線路板以外的信號相連時，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。

8、用好去耦電容。

好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。

如何入門電磁兼容

1、可用在PCB走線上串接一個電阻的辦法，降低控制信號線上下沿跳變速率。2、盡量為繼電器等提供某種形式的阻尼（高頻電容、反向二極管等）。3、對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號也要加濾波，同時用串終端電阻的辦法，減少信號反射。4、MCU無用端，要通過相應(yīng)的匹配電阻接電源?；蚪拥鼗蚨x成輸出端，集成電路上該接電源、地的端都要接，不要懸空。5、閑置不用的門電路輸入端，不要懸空，而是通過相應(yīng)的匹配電阻接電源或接地。閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。6、為每個集成電路設(shè)一個高頻去耦電容，每個電解電容邊上都要加一個小的高頻旁路電容。7、用大容量的鉭電容或聚酯電容而不用電解電容作為電路板上的充放電儲能電容。使用管狀電容時，外殼要接地。